軟考嵌入式系統(tǒng)設(shè)計師考試經(jīng)典100題31-40

嵌入式系統(tǒng)設(shè)計師 責(zé)任編輯:陳湘君 2024-02-27

添加老師微信

備考咨詢

加我微信

摘要:軟考嵌入式系統(tǒng)設(shè)計師考試經(jīng)典100題由希賽網(wǎng)整理,本文是軟考嵌入式系統(tǒng)設(shè)計師考試經(jīng)典100題的31-40題內(nèi)容,以便考生對嵌入式系統(tǒng)設(shè)計師考試知識點(diǎn)的掌握檢測。

為方便軟考考生對嵌入式系統(tǒng)設(shè)計師考試知識點(diǎn)的檢測,希賽軟考頻道為考生整理了軟考嵌入式系統(tǒng)設(shè)計師考試經(jīng)典100題的資料,本文是軟考嵌入式系統(tǒng)設(shè)計師考試經(jīng)典100題的31-40題內(nèi)容100題及答案解析完整版可在本文文首本文資料處或文末的資料下載欄目下載):

31、下面有關(guān)Flash存儲器的描述中,不正確的是(  )。

A.Flash存儲器屬于非易失存儲器

B.Flash存儲器的讀操作與SRAM存儲器的讀操作基本相同

C.Flash存儲器的寫操作與SRAM存儲器的寫操作基本相同

D.Flash存儲器在寫入信息前必須首先擦除原有信息

32、一個16K×32位的存儲器,其地址線和數(shù)據(jù)線的位數(shù)分別是( )。

A.12和32

B.14和32

C.12和16

D.14和16

33、(  )不屬于按尋址方式劃分的一類存儲器。

A.隨機(jī)存儲器

B.順序存儲器

C.相聯(lián)存儲器

D.直接存儲器

34、計算機(jī)處理模擬視頻信號過程中首先要進(jìn)行( )。

A.A/D變換

B.數(shù)據(jù)壓縮

C.D/A變換

D.數(shù)據(jù)存儲

35、如果12位D/A轉(zhuǎn)換器的滿量程為10V,轉(zhuǎn)換精度為±1/2LSB,則轉(zhuǎn)換器的絕對精度為(  )。

A.1.22mV

B.2.44mV

C.1.25mV

D.2.5mV

36、某8位D/A變換器的輸出最大電壓為5V,其分辨率指標(biāo)是最低有效位輸入時輸出的變化程度,那么該D/A變換器的分辨率是(  )。

A.10mv

B.20mv

C.40mv

D.50mv

37、以下關(guān)于嵌入式系統(tǒng)總線的描述中,不正確的是(  )。

A.異步通信時數(shù)據(jù)是一幀一幀傳送的,每幀數(shù)據(jù)的傳送靠起始位來同步

B.SPI、IIC.UART都屬于串行通信方式

C.同步通信方式是字符同步,且在字符與字符之間的時序仍然是同步的

D.RS232、RS485、USB.IEEE1394總線都屬于外部總線

38、IEEE 1394具有( )位地址空間,EEE 1394的通信協(xié)議具有三個協(xié)議層,不包括( )。

(1)

A.8

B.16

C.32

D.64

(2)

A.事務(wù)層

B.表

C.鏈路層

D.物理層。

39、以下不屬于嵌入式系統(tǒng)硬件PCB圖設(shè)計原則的是(  )。

A.高速信號優(yōu)先

B.先整體設(shè)計再局部調(diào)整

C.先簡單后復(fù)雜

D.優(yōu)先核心器件布局

40、在利用FPGA/CPLD進(jìn)行邏輯電路設(shè)計時,綜合后的結(jié)果是(  )。

A.Verilog或VHDL等源文件

B.電路級的網(wǎng)表文件

C.仿真結(jié)果

D.可燒寫的編程文件

更多資料
更多課程
更多真題
溫馨提示:因考試政策、內(nèi)容不斷變化與調(diào)整,本網(wǎng)站提供的以上信息僅供參考,如有異議,請考生以權(quán)威部門公布的內(nèi)容為準(zhǔn)!

軟考備考資料免費(fèi)領(lǐng)取

去領(lǐng)取

!
咨詢在線老師!