考研計(jì)算機(jī)綜合一（含計(jì)算機(jī)組成原理、數(shù)據(jù)結(jié)構(gòu)）在線題庫(kù)每日一練（七十一）

本文提供考研計(jì)算機(jī)綜合一（含計(jì)算機(jī)組成原理、數(shù)據(jù)結(jié)構(gòu)）在線題庫(kù)每日一練，以下為具體內(nèi)容

1、某同步總線的時(shí)鐘頻率為100MHz，寬度為32位，地址/數(shù)據(jù)線復(fù)用，每傳送一次地址或者數(shù)據(jù)占用一個(gè)時(shí)鐘周期。若該總線支持突發(fā)（猝發(fā)）傳輸方式，則一次“主存寫”總線事務(wù)傳輸128位數(shù)據(jù)所需要的時(shí)間至少是（ ）。

A、20ns

B、40ns

C、50ns

D、80ns

2、程序P在機(jī)器M上的執(zhí)行時(shí)間是20秒，編譯優(yōu)化后，Р執(zhí)行的指令數(shù)減少到原來(lái)的70%，而CPI增加到原來(lái)的1.2倍，則P在M上的執(zhí)行時(shí)間是（ ）。

A、8.4秒

B、11.7秒

C、14秒

D、16.8秒

3、某計(jì)算機(jī)有16個(gè)通用寄存器，采用32位定長(zhǎng)指令字，操作碼字段（含尋址方式位）為8位，Store指令的源操作數(shù)和目的操作數(shù)分別采用寄存器直接尋址和基址尋址方式。若基址寄存器可使用任一通用寄存器，且偏移量用補(bǔ)碼表示，則Store指令中偏移量的取值范圍是（ ）。

A、-32768~+32767

B、-32767~+32768

C、-65536~+65535

D、-65535~+65536

4、若某設(shè)備中斷請(qǐng)求的響應(yīng)和處理時(shí)間為100ns，每400ns發(fā)出一次中斷請(qǐng)求，中斷響應(yīng)所允許的最長(zhǎng)延遲時(shí)間為50ns，則在該設(shè)備持續(xù)工作過(guò)程中，CPU用于該設(shè)備的I/O時(shí)間占整個(gè)CPU時(shí)間的百分比至少是（ ）。

A、12.5%

B、25%

C、37.5%

D、50%

5、馮·諾依曼計(jì)算機(jī)中指令和數(shù)據(jù)均以二進(jìn)制形式存放在存儲(chǔ)器中，CPU區(qū)分它們的依據(jù)是（ ）。

A、指令操作碼的譯碼結(jié)果

B、指令和數(shù)據(jù)的尋址方式

C、指令周期的不同階段

D、指令和數(shù)據(jù)所在的存儲(chǔ)單元